Publicados por mikiloyi

seguros que se trata de la misma tarjeta verdad?¿

ta bien, tampoco es pa disculparse, digo yo:p

Prueba a buscar un programa como rivaturner, nvmax o powerstrip y ellos te diran la velocidad de la memoria y a partir de ahi puedes saber de que nanos es.

creo que no es tan asi, a partir de tu post se me origino una duda, es que no siempre se corresponde la velocidad de las memorias con el inverso del tiempo del intregrado.

si me explico mejor, digamos que con integrados de 3.6ns la frecuencia que se calcula es 277 Mhz ( que serían 555Mhz en DDR), pero a lo que voy es que en algunos casos la memoria por defecto (sin OC) puede estar fijada por el fabricante en supongamos 500MhzDDR esto es 250Mhz reales, que si hacemos la cuenta serian unos 4ns.

el ejemplo se me planteó porque entonces concluyes mal si supones que tus integrados son de 4ns porque el rivaturner o quien sea te dice que la memoria de la grafica esta de fabrica a 500Mhz.
espero que se me entienda la idea.

En el kit vienen dos y logicamente habra que colocar las dos en caso de que la memoria sea double sided (chips de memoria por los dos lados de la misma), pero claro en caso de ser single sided (chips de memoria solo por un lado) pues solo habra que colocar una chapaita del kit, ya que la pondriamos en contacto con las pistas de la parte de atras y nos cargariamos la memoria.

tu lo has dicho amigo

sin querer sonar insolente,
pero me come la curiosidad por saber a que estabas jugando cuando perdistes el cristal??

si mal no recuerdo habalabamos de unas cintas de magnecio, si me falla la memoria me corrigen.

ya veo, solo un par de cosas, que te encienden los dos juntos siempre sea a 12 o a 6 y que para el caso de la serie -repito- deben consumir lo mismo.

facil, hazle un clear a la bios con el jumper de la mother a tales efectos y con las opciones por defecto te fijas si funciona, si sigue sin funcionar es que te has quedado sin la controladora en ese canal, es raro pero puede suceder.

sería probable que tubieras ademas alguna burbuja de aire contenida en el bloque y al moverlo se desplazo.

del esquema no te entiendo nada che.

el drama en el rendimiento de esa tarjeta era el ancho del bus de memoria acotado a 64bit, de ahi que lo que debes hacer es tratar de subir al máximo las memorias.

y que además consuman apróximadamente lo mismo

y en que juegos se compite?¿?¿

igual la que informa si el micro es tuala por estado de fercuencia y Vid es el DYN_OE (AN3), pero tienes razon que ya me queda una brecha sin responder si es que no ha unido los VTT_PWRGD (AK4) con el PWRGOOD ( AK26), ahora me fijo que hace el AK4 y el AK26 en una placa que no sea tuala, ahi puede estar la diferencia entre los BX y los VIA

tampoco digo que las placas tuala no permitan oc, la mia esta a FSB 115Mhz, si digo que puede que no lleguen tan lejos como una que es solo FCPGA con la mod.
otra cosa que me parece es que estas placas para tuala si que se fijan en las señales de DYN_OE (AN3) y de VTT_PWRGD (AK4) y supongo que si aislamos esos pines del micro no funcionaran.

y no sera que iva desbloqueado el 2400

bueno más o menos a lo que voy, despues de haber leido hasta de canto la secuencia de arranque,
me da la seria impresión que con la mod en una placa que no sea tuala, es mucho más sencillo de que el micro postee,
pues la mother no entra en conocimiento de DYN_OE (AN3) ni de VTT_PWRGD (AK4) y estas señales en overclock medio pesado puede que no esten en el nivel logico optimo, entonces en una placa para tuala que las toma en cuenta, no se permite el post.

son solo conjeturas, pero bueno si alguien apota más lo escucho, para mi está interesante.
voy a seguir leyendo el datashet a ver si lo veo mejor.

pero supongo ke las reviews esas las han hecho con los micros, y las huellas del laser y esas cosas se ven.si el tio prueba las cosas con un micro ke no tiene las pistas cortadas, pues digo yo ke diria coño!! y no nos soltaria la milonga de super placas base

pues a mi me resulta más dificil creer que las placas desbloquean micros:D

se me olvida RESET_2 que es el pin AJ3, en realidad este no es usado en un tuala.

por eso se quita en la mod.

voy a ir despacio a medida que entiendo posteo.

para empezar identifique cuales eran las patas nuevas en el FSPGA 2 y cuales son las señales que emplean.

aparecen basicamente 4 muy importantes

VTT_PWRGD (AK4) - que se encarga de informar sobre el correcto valor logico de VID y BSEL, VID es la alimentación CMOS de 3.3 V

referencia: "

The VTT_PWRGD signal is an input to the processor used to determine that the VTT power is
stable and the VID and BSEL signals should be driven to their final state by the processor
The VTT_PWRGD signal informs the system that the VID/BSEL signals are in their
correct logic state. During Power-up, the VID signals will be in an indeterminate
state for a small period of time. The voltage regulator or the VRM should not sample
and/or latch the VID signals until the VTT_PWRGD signal is asserted. The
assertion of the VTT_PWRGD signal indicates the VID signals are stable and are
driven to the final state by the processor. Refer to Figure 6 for power-up timing
sequence for the VTT_PWRGD and the VID signals

–-------------------------------------------------

BSEL - (AJ31) se encarga de especificar la frecuencia de trabajo del micro aparentemente tomando una tensión en un divisor resistivo en el entorno de 0.33K a 1K ohm.

referencia

The BSEL signals are CMOS signals which are used to select the system bus
frequency. A BSEL[1:0] = ‘01’ selects a 100 MHz system bus frequency. The
frequency is determined by the processor(s), chipset, and frequency synthesizer
capabilities. All system bus agents must operate at the same frequency. The
processor operates at 100 MHz system bus frequency.
These signals must be pulled up to 3.3V power rail with 330 – 1 Kresistors and
provided as a frequency selection signal to the clock driver/synthesizer and chipset.
Refer to the platform design guide for implementation detail and resistor tolerance

–----------------------------------------------

PWRGOOD ( AK26)que se encarga de informar sobre la condición de estabilidad en función de varios parametros, como son frecuencia, estabilidad en tensión de alimentación

referencia :

The PWRGOOD (Power Good) signal is processor input. The processor requires
this signal to be a clean indication that the clocks and power supplies (VCCCORE,
etc.) are stable and within their specifications. Clean implies that the signal will
remain low (capable of sinking leakage current), without glitches, from the time that
the power supplies are turned on until they come within specification. The signal
must then transition monotonically to a high state. PWRGOOD can be driven
inactive at any time, but clocks and power must again be stable before a
subsequent rising edge of PWRGOOD. It must also meet the minimum pulse width
specification in Table 18, and be followed by a 1 ms RESET# pulse.
The PWRGOOD signal must be supplied to the processor; it is used to protect
internal circuits against voltage sequencing issues. It should be driven high
throughout boundary scan operation.

–--------------------------

DYN_OE (AN3) es el que informa si es tuala

referencia

The DYN_OE allows the BSEL and VID signals to be driven out from the processor.
When this signal is low (a condition that will occur if the processor is installed in a
non-supported platform), the VID and BSEL signals will be tri-stated and the
platform pull-up resistors will set the VID and BSEL to all 1s which is a safe setting.
This signal must be connected to a 1 kresistor to VTT. Refer to the platform
design guide for implementation detail and resistor tolerance