Los Nehalem, Tolapai y los Larabee
-
Bm4n, felicidades por tus dos millares de posts ;D
Gracias, como pasa el tiempo la leche…
-
Exactamente ¿qué tecnología de AMD ha plagiado?
el controlador de memoria integrado ya lo llevan los AMD desde los Athlon64
Y los gráficos en el micro tambíen hace tiempo que AMD está estudiando algo similar en su plataforma FUSION
-
el controlador de memoria integrado ya lo llevan los AMD desde los Athlon64
Creo que el Zilog Z80 ya en el año 76 lo llevaba integrado. Lo que pasa es que tendemos a creernos que las tecnologías que salen al mercado son recién salidas del horno…
Intel actualmente y pese a su terquedad de no querer meter el controlador de memoria en chip, tendrán sus motivos, esta teniendo una plataforma más potente que AMD así que no veo yo motivos para acusar a nadie de copiar algo que se usa en múltiples procesadores como los PPC5 o UltraSPARC y de copiarselo a AMD que no lo han inventado simplemente lo han usado sin tener mayor gloria.
@goxeman:Y los gráficos en el micro tambíen hace tiempo que AMD está estudiando algo similar en su plataforma FUSION
Y mucho menos se puede decir que copian algo que ni tan siquiera está inventado.
No es que quiera defender a Intel, pero cuando se dicen las cosas hay que decirlas con cierto criterio.
-
Lo que pretende hacer intel con los nehalem no es nada del otro mundo. Simplemente integrar el controlador de memoria dentro de la CPU y crear una interconexion directa ente los cores mediante una interfaz directa. Es algo que ya hizo AMD hace algunos anhos, pero que intel seguro que no le costara mucho esfuerzo. La razon por la que intel no lo habia hecho antes es por no aceptar que el camino tomado por AMD era el mas eficiente.
Si hablamos de copiar, pues AMD fabrica procesadores x86 que fueron creados por intel. Para los que no saben existe un cross-license agreement entre intel y AMD el cual permite al uno utilizar las tecnologis desarrolladas por el otro. POr esta razone s que las CPUs de AMD pueden utilizar las instrucciones SSE desarrolladas por intel; y por esta razon intel peude utiliza las extensiones de 64 bits creadas por AMD.
Digamos que en este caso AMD dio la direcion e intel quiere seguirla. En otras ocasiones ha sio al reves.
-
Lo que pretende hacer intel con los nehalem no es nada del otro mundo. Simplemente integrar el controlador de memoria dentro de la CPU y crear una interconexion directa ente los cores mediante una interfaz directa. Es algo que ya hizo AMD hace algunos anhos, pero que intel seguro que no le costara mucho esfuerzo. La razon por la que intel no lo habia hecho antes es por no aceptar que el camino tomado por AMD era el mas eficiente.
A ver, según yo entiendo: El controlador de memoria integrado en el CPU en AMD viene a remontarse al 2003 con el A64. Lo que comentas de la "interconexión" interna interna de los cores eso viene con los X2 de AMD. Y que yo sepa no tiene nada que ver con el controlador de memoria que tiene una misión diferente.
Es en eso como bien comentas en lo que se va a parecer a los X2 los próximos Nehalem. Que aunque en los X2 desde mi punto de vista se hizo diseño que parecía mejor por esto, pero luego resulto que los actuales Core 2 Duo siendo los cores más "independientes" son procesadores que rinden más.
Sobre los acuerdos AMD Intel nadie sabe hasta donde llegan… es broma, lo cierto es que hay parte de colaboración pero me imagino que únicamente en ciertos aspectos que les benefician a ambos. Y copiar no es tan simple, primero porque si alguien realmente inventa algo nuevo hay tema de patentes y segundo porque la arquitectura de un procesador no es tan simple como para que puedas hacer algo decente simplemente mirando al de al lado.
-
lo q está claro es q pasamos a un mundo en el q ninguno de nosotros podemos decir grandes verdades sin miedo a equivocarnos. como el tema de los acuerdos amd-intel, q es cierto q existen, hubieron juicios entre ellos en su día, hace ya muchos años, seguro q llegaron a tratos privados.
esperaremos y veremos q ocurre
-
Creo que el Zilog Z80 ya en el año 76 lo llevaba integrado. Lo que pasa es que tendemos a creernos que las tecnologías que salen al mercado son recién salidas del horno…
Intel actualmente y pese a su terquedad de no querer meter el controlador de memoria en chip, tendrán sus motivos, esta teniendo una plataforma más potente que AMD así que no veo yo motivos para acusar a nadie de copiar algo que se usa en múltiples procesadores como los PPC5 o UltraSPARC y de copiarselo a AMD que no lo han inventado simplemente lo han usado sin tener mayor gloria.
Y mucho menos se puede decir que copian algo que ni tan siquiera está inventado.
No es que quiera defender a Intel, pero cuando se dicen las cosas hay que decirlas con cierto criterio.
si crees que no esta inventado informate…
AMD Fusion es el nombre clave para un diseño futuro de microprocesadores Turion y el producto de la fusión entre AMD y ATI, combinando la ejecución general del procesador así como el proceso de la geometría 3D y otras funciones de GPUs actuales en un solo paquete. La novedad es que la GPU (es decir, el procesador gráfico) no estará ni en una tarjeta PCI Express, ni integrada en la placa base del PC, sino que estará integrada en el propio microprocesador
La fusión de AMD con ATI finalizó el 25 de octubre de 2006. Esta tecnología se espera hacia finales de 2008 o principios de 2009; como sucesor de la más reciente microarquitectura.
-
@goexman:
si crees que no esta inventado informate…
Alma cándida…
Me refería a que no está en la calle, que no se comercializa a diferencia de lo que comentabas del controlador de memoria integrado, y que tampoco es un camino que solo AMD haya tomado así que esperemos a ver cual sale primero a la calle. A eso me refería, es evidente que está proyectado (por algo compro ATI) y en desarrollo (ya que tienen fecha de entrega) sino ni sabríamos ni el nombre que le dan.
Será por no usar la wikipedia, si...
AMD Fusion. Anticipated competitors - Wikipedia
Nehalem (microarchitecture). Technology - Wikipedia
VIA CoreFusion - WikipediaPD. Y dudo mucho de que de un rendimiento parecido al de las gráficas que se comercialicen paralelamente. Es una solución, fíjate que AMD lo usara para su plataforma para portátiles, al bajo rendimiento de los chipsets con procesamiento gráfico integrado.
-
A ver, según yo entiendo: El controlador de memoria integrado en el CPU en AMD viene a remontarse al 2003 con el A64. Lo que comentas de la "interconexión" interna interna de los cores eso viene con los X2 de AMD. Y que yo sepa no tiene nada que ver con el controlador de memoria que tiene una misión diferente.
Es en eso como bien comentas en lo que se va a parecer a los X2 los próximos Nehalem. Que aunque en los X2 desde mi punto de vista se hizo diseño que parecía mejor por esto, pero luego resulto que los actuales Core 2 Duo siendo los cores más "independientes" son procesadores que rinden más.
Sobre los acuerdos AMD Intel nadie sabe hasta donde llegan… es broma, lo cierto es que hay parte de colaboración pero me imagino que únicamente en ciertos aspectos que les benefician a ambos. Y copiar no es tan simple, primero porque si alguien realmente inventa algo nuevo hay tema de patentes y segundo porque la arquitectura de un procesador no es tan simple como para que puedas hacer algo decente simplemente mirando al de al lado.
Estas en lo cierto, la comunicacion interna entre los nucleos no tiene nada uqe ver con el controlador integrado. A lo que me referia es que Intel va utilizar para los nehalem una tecnologia analoga a la de amd en la cual los sistemas multi procesador se intercomunican a traves de una una interfaz interna al chip. Intel le ha dado el nombre de CSI (Common System Interface), que al igual que hypertransport es una conexion p2p para la comunicacion entre los perifericos externos , la CPU y el controlador de memoria, ademas de interconexion de procesadores externas al chip, y esto si que tiene que ver con que el controlador de memoria sea interno.
-
Si ya te entendí, te refieres en general a que Intel ahora tiene con el QuickPath lo que AMD ya tenia con el Hypertransport. Que está relacionado con el controlador de memoria.
Quizás peque de conservadora Intel, tardó en desechar la arquitectura Netburst (eso si fue un gran fallo), no quiso decidirse por las DDR2, no se apuntó al Hypertransport, tardó en sacar procesadores 64bit sobremesa, en sus core 2 duo no integró nada nuevo. Supongo que Intel en vez de tratar de ir integrando cosas poco a poco y complicarse, ha seguido con lo que por ahora saben hacer bien mientras desarrollaban un propio sistema, sin tener que entrar en el consorcio de Hypertransport y luego dar un paso grande dejando la actual forma como puente entre tecnologías.
Algo que me parece interesante en el X2 de AMD es el "Crossbar switch", que si no me confundo es lo que optimiza las distribución entre los núcleos del trabajo. No veo nada parecido en el Nehalem, pensaba que tendría una tecnología parecida, no se como está este tema.
Lo del controlador de memoria no me parece tan novedoso o llamativo. En general que el CPU integre tantas cosas en el mismo paquete no me llama sobremanera, puntualizo en el caso de sobremesa en portátiles es lo ideal. Preferiría algo más modular vamos como antaño que no había tanta integración. Aunque supongo que eso es poco viable y atractivo de cara al publico…
Ah otra cosa que si me parece muy interesante en los Nehalem, imagino que AMD ya hace algo análogo, quiere hacer procesadores bastante modulares, así el controlador de memoria o el IGP son off-die y con un mismo diseño añadiendo o quitando cosas tienes un procesador para distintos ámbitos.
Y sobre la potencia gráfica en CPU, no lo conozco muy bien, parece que un punto clave serán que se logren hasta 8 núcleos y que estos trabajen con un IGP integrado, no se si en esto entra en juego el QuickPath para algo. Intel anuncia x10 de rendimiento en comparación con lo que tienen para los primeros procesadores de este tipo y para la segunda generación creo que eran otro x10. Está muy bien pero no es lo mismo que una gráfica pero mejora mucho lo que logran con sus chipsets gráficos que no dan mucho y si esto les funciona desaparecerán.
Y lo que comentaba de que Intel copia a AMD... en todo caso copia a AMD, IBM, Sun, Via etc. En general creo que cada marca prueba las cosas que ve más convenientes y luego si resultan pues el resto el siguen. Intel en algunas cosas es el primero en probarlo y en otras es el ultimo, y encima dandole resultado con los core duo. Quizás ese sea un punto importante también el saber cuando y como adoptar una tecnología.
Una cosa que me preocupa es ver para dentro de un año procesadores muy muy caros... pero como siempre hasta no tenerlo en la calle podemos hablar mucho y creo que menos de precios, realmente solo sabemos lo que prometen que siempre son mill maravillas, así que lo mejor es esperar a ver rendimientos reales.
PD. Creo que he escrito demasiado, si en algo estoy equivocado ya sabéis eh que no estoy muy puesto ultimamente, pero me interesa bastante el tema sobretodo porque en un añito querre renovar el portatil y espero que este ya lleve uno de estos procesadores quizás un Auburndale o un Bulldozer.
Pongo unos gráficos de las microarquitecturas de X2 y Nehalem, para que se vea los parecidos y diferencias. A ver si encuentro un buen gráfico de los actuales core duo, para que se vea la arquitectura que usa hoy Intel que a pesar de ser "de transición" por decirlo así, parece ir bastante bien.
-
yo voy a ser sincero… los graficos casi no los entiendo...
preferiria que alguien que los entendiera fuera capaz de comentarlos... con diferencias y tal y diceindo los pros y los contras y asi muchos mas podriamos opinar...
gracias!
-
Stream's, drivers, memos, CPU , programación en juegos… como para ponerse a explicar :risitas:
Para la gente mundana lo suyo es coger la gráfica y a testear
-
yo voy a ser sincero… los graficos casi no los entiendo...
No te preocupes, yo tampoco :risitas:
Lo que yo veo en el del K8.
Por cada núcleo tienes en gris las dos partes que forman la memoria caché de primer nivel una para instrucciones (que estaría a la entrada antes de que pase por los descodificadores y llegue a las unidades aritmético lógicas, generadores de dirección, etc) y otra para los datos (ya a la salida, procesados). Luego tendrás un cache de segundo nivel uno por núcleo que lo tienes arriba a la izquierda y que estarán comunicados con los chachés de primer nivel y con el crossbar y la cola de peticiones.
Lo que está en naranja fuerte serian los contadores y los tiempos que controlan como van entrando las instrucciones para que se procesen. Y el resto es parte interna que hace el proceso en el nucleo.
Este ya no es parte del lo que seria algún núcleo, el crossbar que se encarga de dividir las tareas y hacer que se trabaje en una sola tarea en paralelo o que cada nucleo se ocupe de una tarea independientemente y estará junto al controlador de memoria y el hypertransport que controla las salidas y entradas al resto de componentes y substituye al antiguo bus frontal.
Solo con esto, que no es un gráfico completo no sacas tampoco gran cosa, pero le ves un poco la forma. Un gran bus que conectaría, si mal no entiendo, los núcleos mediante sus respectivos caches que es por donde el cross bar distrubuye el trabajo ademas tienes integrado aunque fuera del die de los core tanto eso como el controlador de memoria y el Hypertransport.
En el Nehalem vemos algo un poco distinto aunque con similitudes, por ejemplo fuera de la parte de los nucleos tenemos esa parte con el QuickPath que seria algo parecido al Hypertransport y el controlador de memoria y una cache de tercer nivel.
Esta cache comunicaría con la cache de segundo nivel (en verde) una por núcleo, y sus respectivos caches de primer nivel (rosa) y descodificadores de instrucciones llegando ya a la parte del proceso del núcleo.
Esto es un poco lo que veo, pero ya te digo que puedo estar completamente equivocado porque no soy ni mucho menos un experto, así que no te fies de mi. Por ultimo los core 2 duo actuales imagino que son la parte del núcleo con sus caches, dos en los C2D, sin comunicación entre núcleos ni las partes de controlador de memoria ni QuickPath.
Pero como decía esto sirve para hacerse una idea muuuy general de como es.
-
Para no ser un experto lo explicaste muy bien. Tengo una pequenas correcion
- Los bloques naranjas del K8 hacen parte del predictor de saltos.
En cuanto al nehalen vemos los nucleos son esencialmente iguales a los del Core 2 Duo, la diferencia esta en que ahora se agrega una cache L3 compartido y un cache L2 independiente para cada core, igual que el Penom.
-
Los bloques naranjas del K8 hacen parte del predictor de saltos.
Aha, y formaría parte del pipeline? Vale me autorrespondo, están relacionados pero son cosas independientes como se refleja en el gráfico de antes; interesante la eficiencia del predictor de salto. Y en el mismo bloque del gráfico también esta el secuenciador que comentaba yo, no?
Más me gustaria saber pero por ahora mis estudios de electrónica son demasiado generales xD
En cuanto al nehalen vemos los nucleos son esencialmente iguales a los del Core 2 Duo, la diferencia esta en que ahora se agrega una cache L3 compartido y un cache L2 independiente para cada core, igual que el Penom.
A ver si me resuelves otra duda, porque lo que entiendo es que por ahora los core duo a nivel físico hacen trabajar independientemente a cada núcleo mientras que los X2 con el crossbar swith hacen un verdadero multiprocesamiento simetrico. Puede ser que en el diseño del Nehalem se haga algo parecido teniendo esa caché de tercer nivel comprartida por los diferentes núcleos?
-
Aha, y formaría parte del pipeline? Vale me autorrespondo, están relacionados pero son cosas independientes como se refleja en el gráfico de antes; interesante la eficiencia del predictor de salto. Y en el mismo bloque del gráfico también esta el secuenciador que comentaba yo, no?
Más me gustaria saber pero por ahora mis estudios de electrónica son demasiado generales xD
A ver si me resuelves otra duda, porque lo que entiendo es que por ahora los core duo a nivel físico hacen trabajar independientemente a cada núcleo mientras que los X2 con el crossbar swith hacen un verdadero multiprocesamiento simetrico. Puede ser que en el diseño del Nehalem se haga algo parecido teniendo esa caché de tercer nivel comprartida por los diferentes núcleos?
A tu primera pregunta, la respuesta es no, las secuencias en el pipeline son controladas por una unidad de control microprogramada, la cual no se muestra en el diagrama de bloques.
En cuanto a tu segunda duda no entiendo la pregunta. Ambos procesadores hacen verdadero multiprocesamiento simetrico. El core 2 duo se comunica internamente mediante la cache de segundo nivel compartida, los X2 utilizan el crossbar porque las L2 son independientes. Ahora si hablamos de los core 2 quad que basicamente son 2 core 2 duo pegados que se comunican mediante el FSB eso es otra cosa, la diferencia con los phenom al igual que con el nehalem es que comparten un cache de tercer nivel, aunque los phenom aun conservan el crossbar.
-
Ya, el crossbar lo optimiza (y hace de puente) por decirlo de alguna manera cosa que no pasa con los intel por ahora pero el funcionamiento es el mismo, core unido por L2 y nehalem por L3. Otro cantar son los cuad core actuales como dices.
Y el bloque naranja entero es el predictor de saltos, no se muestra como en el gráfico del nehalem el secuenciador por ninguna parte. No se porque me dio por pensar que era eso, al leer lo del counter me imaginé que estaba relacionado.
Gracias por la ayuda
PD. Edito y borro, que ya encontré la info que buscaba sobre el pipeline del Nehalem. Son 16 etapas y no 14 como su predecesor, cambia la cosa.
-
Bueno les dejo el articulo de Arstechnica sobre el nehalem. El articulo de realworldtech al que hace referencia es my bueno y detallado.
Debido a que el engine de ejecucion de cada core del nehalem (basicamente el mismo del core 2) es bastante ancho, la mayor parte del tiempo se mantendria sin hacer nada, intel pretende aplicar la misma tecnica que en el P4 (bueno no realmente la misma, pero si mejorada), utilizando SMT .
El mejoramiento del front end con respecto al core 2 parece ser bastante bueno. Agrega algo llamado LSD (loop stream detector) despues de la etapa de decoding. Esto lo que hace es guardar uops decodificadas de los loops, de tal manera que al ejecutar un loop repetidas veces las unidades de fetch se mantengan en idle, ademas de que se ahorra el tiempo de fetch y decodificacion.
Otra mejora reside en la mcrofusion de instrucciones en la cual intel aumenta el numero de instrucciones x86 que pueden ser fusionadas, esto mejora la eficiencia del front end.
Se mejora la eficiencia del predictor de saltos, con la capacidad de guardar mas datos de los historicos de los saltos.
Agrega SSE4.2 que agrega algunas instrucciones de manipilacion de strings, clasica de arquitecturas puramente CISC, y que graciosamente el autor dice que intel las trae "back to the future" jeje.\
Tambien comenta que intel hace un salto grande en l aplataforma server, pero que no es nada novedoso ya que AMD pose el mismo sistema hace anhos.
-
No estoy hablando de copia pero al menos a nivel general la idea es toda de AMD.
-
Si la organización es muy parecida, intel está siguiendo de cierto modo los pasos de AMD, con algunas diferencias. Claro que la organización no lo es todo, la parte del procesamiento, instrucciones, etc es muy importante que quizás es ahí donde ahora intel ahora saca ventaja (la sacó en el pasado con los M en portatiles, pero no con los netbrust en sobremesa). Aunque sorpresa también con los nuevos bulldozer, SSE5 de parte de AMD, no les veo malas pintas.
La razón por la que comentaba antes que a nivel tecnológico no me parece real decir que AMD es quien inventa y luego Intel copia ni viceversa, es porque a veces hay algo de fenómeno fan con estos temas de marcas. Y luego hay que pensar que tampoco todo es Intel y AMD, ahí esta el hypertransport consortium (con múltiples compañías), nvidia si no me equivoco con algo parecido al crossbar, o los powerpc de ibm con una arquitectura SMP, Via, etc.
"With the advent of Nehalem, Intel makes the giant leap from what is fundamentally still its decades-old monolithic-processor-plus-FSB platform to a fully modern SoC and NUMA (see diagram below) platform." Más claro agua.
A ver si me leo luego el articulo de real world tech.
