Tengo un lio enorme
-
algun alma caritativa podria explicarme que eso del bus a 400mhz o a 512 del pentium 4? se nota mucha diferencia sobre los xp que solo van a 266?
los 333 o 400mhz de la memoria ddr es la velocidad de intercambio de datos no?
que es mas tonto: un pentium 4 bus 512 y sdram 133mhz, o un xp con ddr 400?
un saludo -
que es mas tonto: un pentium 4 bus 512 y sdram 133mhz, o un xp con ddr 400?
Jajaja, sin duda el Pentium 4 con sdram, vamos, no es que sea tonto, es que un p4 con sdram es gilipollas del culo.
-
te lo puedo asegurar, un P4 con SDRAM va pero k del culo!! me lo regalaron i puajjjj alli no se gana rendimiento ni na!
-
Claro, es que por la estructura del pentium 4, el micro desaprovecha mucho ancho de banda de memoria, por el pipeline largo, etc, entonces si le metes SDR si ya de por si es lenta, en un p4 va de culo y cuesta abajo.
-
Claro, los P$ utilizan como su gran arma la frecuencia de trabajo en deprimento de las instrucciones por ciclo, contrario a la "politica" de AMD. Los p$ aumentan mucho el rendimiento con un gran ancho de banda de la memoria. Lo que mola de verdad despues de la explicacion es montar tu flamante P$ HT 3.06 con 256 SDR PC133 y una buena "Nvidia" cual? pues una TNT es lo suyo
:D. Esta gente cuando los escuchas mas vale asentir y así te evitaras un dolor de cabeza tremendo y habras ahorrado un tiempo perdido que vale oro.SaludoS!
-
Bueno, te explico lo de los P4. Lo del bus a 400 o 533 mhz no es del todo asi. En realidad el FSB de los p4 a 400 es de 100 mhz y el de los de 553 es de 133. Lo que ocurre es que usan un tipo de tecnologia llamada QDR, esto es, 4 canales por los que transmitir la informacion. De este modo se consiguen los 400 o 533 mhz que dicen ellos, 100 o 133 multiplicado por 4 canales. De todas formas, esta velocidad es solo entre el micro y la memoria del sistema, el resto iria a 100 o 133.
Lo de los AMD, usan una tecnologia llamada DDR, que permite realizar dos instrucciones por ciclo de reloj, una de subida y otra de bajada. Esto hace que un AMD con un FSB a 133mhz consiga una velocidad efectiva de 266 mhz, uno a 100 consiga 200, etc.
La memoria Ram es como lo de los AMD, o sea, DDR, la 333 es en realidad 166x2 y la 400 es 200x2.
En cuanto a lo de quien es mas tonto… si, el P4, ya que tiene un cuello de botella de tres pares con la memoria SDRAM. Piensa una cosa, un P4 a 533 mhz es capaz de transmitir 4GB/s mientras que la memoria SDRAM solo puede con 1GB/s. Mientras que un AMD con un FSB a 266 mhz podria transmitir 2GB/s y la memoria DDR 400 llegaria hasta los 3GB/s. En ambos casos, el maximo viene dado por la RAM, por lo tanto, por muy rapido que sea el P4, como su memoria solo pueda con 1GB/s... hay se queda.
-
muchas gracias por vuestras respuestas! ha quedao to clarisimo
-
Hiperius, ¿me explicas tecnicamente lo del QDR?
-
Lo siento Pakohuelva, a tanto no llego
-
Te lo preguntaba porque has comentado que el QDR usa cuatro canales y no es exactamente asi, son cuatro señales por ciclo de reloj, pero no se como narices funcionan ni nadie por aqui parece saberlo. Lo de la DDR esta claro, se activa en el falnco de subida y en el de bajada, pero el QDR, ¿como narices lo hace?.
-
_Like Quad Rate RAm (QDR) it has two double pumped paths(date sent on both the upswing and down swing of the clock cycle), one for reading, one for writing.
The thing is, we don't have double pumped bus arch yet! So while yes, our bus is actually running at a faster clock speed we should understand that that doesn't equate to peformance. AT least DDR is needed to CATCH UP with the P4's. Not due to thechips, the G4's kill the P4's. But due to the surrounding architecture, the G4's are currently getting about the same clock-for clock performance as a pentium, in non- altivec instructions. and even then, the G4 only gets about 30% improvement._
Parece ser un doble bus de escritura y lectura, pero a ver si encuentro algo mejor….
-
Jejejeje, pues si, es verdad, yo tampoco se tecnicamente como leches va el QDR, porque esta claro que no hay 4 canales fisicos, sino que se transmite 4 veces por ciclo.
Será algo como un ciclo en la bajada, otro entre la subida, otro entre la bajada y la subida, y otro entre la subida y la bajada
-
Pues no se, la verdad, en el sitio donde lo he visto yo pone que utiliza 4 vias de comunicacion entre el micro y la memoria del sistema, ahora, que sea eso o no….
-
Yo creo que son 2 buses, uno doble de lectura y otra doble de escritura, aunque no m emola mucho la tecnologia de intel, es una wena pregunta que me ha interesado, mañana buscaré algo tecnico, a ver que encontrais
Saludos!
-
A mi se me ha ocurrido que podria ser usando dos señales de reloj, pero no me parece muy "elegante". Consistiria en lanzar una intruccion cuando el sube el reloj y otra tiempo despues de esto, pero antes que el de bajada, luego bajada y tiempo despues otra.
Pero como digo esto seria usar dos relojes y no valdria para DDR, creo.
