¿Qué son esos valores?
Los valores de temporización más importantes de la RAM son la latencia CAS (CL), el retardo RAS-to-CAS (Trcd) y el tiempo de carga de RAS (Trp). Muchos módulos tienen especificaciones del tipo PC2700-2.0-2-2.0 o PC3200-3.0-3-3.0. El primero de esos aparentemente inescrutables valores indica el tipo de memoria, y los otros tres son las mencionadas temporizaciones. Otros fabricantes tan solo muestran la latencia CAS como CL 2.0 o CL 3.0. Aunque es la característica más importante, el no mostrar las otras es una gran desventaja para el comprador, pues las tres tienen un impacto similar en el rendimiento. Pese a todo, siempre queda la posibilidad de consultar dichos valores en las hojas de características del fabricante, las cuales suelen estar disponibles en su página web.
Para entender mejor las temporizaciones, es necesario conocer todos los pasos implicados en un acceso a memoria. Un acceso de lectura comienza con la selección de un chip de memoria por parte del chipset, el cual contiene el dato que buscamos. El controlador direcciona el chip correspondiente en el módulo, así como los datos que contiene. Las celdas de memoria del chip están organizadas en una matriz o rejilla, y son direccionadas mediante la dirección de fila y columna. Cada intersección de la rejilla contiene un bit.
El controlador de memoria envía primero la fila de la celda a la que quiere acceder. Después de un cierto tiempo (Trcd, retardo RAS-to-CAS), el módulo consigue almacenar dicho valor en un registro interno. En la memoria actual, este proceso necesita de dos a tres ciclos de reloj. Hasta es posible que sean fracciones, como 2.5 ciclos de reloj (CL 2.5), pues la memoria DDR puede enviar señales de datos y de control tanto en el flanco ascendente como en el descendente de la señal de reloj.
Una vez que el número de fila ha sido almacenado en el interior del chip, el controlador envía la señal CAS, junto con el número de columna de la celda. Es necesario un tiempo (Tcl, latencia CAS) hasta que el contenido del bit de la posición direccionada por dicha columna y por la fila previamente almacenada llega hasta el registro de salida del chip de memoria.
Se puede ajustar desde la BIOS el número de ciclos de reloj para Trcd y Tcl. Cuanto más bajos sean dichos valores, mayor será el rendimiento. Sin embargo, valores de 2.0 o incluso 1.5 sólo funcionan en los módulos más rápidos.
Si se están leyendo datos adyacentes en la misma fila, el único factor determinante es CL, pues el controlador y el chip ya conocen el valor de dicha fila, y no es preciso enviarlo de nuevo. Sin embargo, cada vez que el controlador ha de acceder a una nueva fila, es preciso que deje pasar un tiempo Tras (row active time) antes de enviar un nuevo valor. A ese valor se le suma el Trp (RAS precharge time), que es necesario para asegurar que los voltajes en las líneas se han estabilizado. Todo esto significa que hasta los módulos más rápidos necesitan al menos siete ciclos de reloj para todo el proceso.
Los chips DDR modernos están subdivididos a su vez en cuatro segmentos (bancos), cada uno de los cuales representa una zona de memoria independiente. Esto permite acceder simultáneamente a varias zonas del mismo chip, aumentando así la velocidad. Mientras se está leyendo un dato de uno de los bancos, se puede estar direccionando otro banco. Se puede especificar en la BIOS cuantos bancos son accesibles simultáneamente. El valor que da mayor velocidad es "cuatro".
