Intel Core un rival digno para K8 y K9
-
Por cierto, actualmente no hay nigun procesador con bus de 128 bits, es de 64. El que un procesador sea de 64 bits quiere decir sencillamente que su juego de instrucciones soporta instrucciones de esa longitud, pues desde los Pentium los procesadores tiene algunos registros internos de mas de 64 bits (por ejemplo los dedicados a las opercaiones de punto flotante en el procesador mencionado eran de 80 bits y posteriormente se utilizaron para dar soporte a las instrucciones MMX).
A ver si me he enterado: yo se que mi procesador (PC#1 de la firma) tiene un bus de datos para memoria de 64 bits, un bus de direcciones de 32 bits y un repertorio de instrucciones de 32 bits. Tambien se que el repertorio A64 tiene instrucciones que permiten manejar direcciones de memoria de 64 bits y que los Athlon 64 y creo que los Intel con EMT64 ampliaron el tamaño de los registros de proposito general de 32 a 64 bits. Asi pues una cosa es el tamaño del bus de datos de la memoria (cuyo tamaño es proporcional a la velocidad de acceso a esta), otra es el tamaño del bus de datos (que representa el tamaño maximo de memoria fisica en un sistema) y por ultimo la longitud de las instrucciones (que entre otras cosas permiten el direccionamiento de 64bits).
Si lo he entendido no creo que sea tan disparatado pensar que el bus de datos de la memoria de un procesador sea de 256 bits ¿no? y me extrañaria que en la actualidad no existieran procesadores con bus de datos de 128 bits. Es mas, si no me equivoco las GPU´s actuales tienen buses de datos de 256 bits (aunque no tenga mucho que ver con esto, es indicativo de que resulta tecnologicamente viable).
Como mi torpeza no tiene limites, por favor, corregidme si me he equivocado en algo.
EDIT: Por cierto ¿alguien sabe si los Conroe tendran el repertorio de instrucciones de 64 bits?
Toda la actualidad en la portada de Hardlimit
Mis cacharros -
En XS (como no) ya han catado un Merom T7400 (2.16Ghz) comparandolo con un Yonah T2600 (2.16Ghz).
En la mayoria de casos el Merom es tan bueno o mejor a 2.8Ghz que el Yonah a 3-3.2Ghz… asi que tela telita tela teniendo en cuenta que se han batido todos los WR's hace poco con la salida de los Yonah.
Y en 3D no queda corto, le saca casi 5000 puntos en el 3dmark 2001 con las mismas gráficas a 200Mhz menos... y 1000 puntos en el 2003 con 400Mhz menos.
El Merom (Conroe Mobile para entendernos) tiene SSE4 y EMT64, cosa que el Yonah no tiene.Ah se me olvidaba, el link.
-
1º: Los intel con EMT64 no se si han ampliado los registros de proposito general, pues estos no han aumentado su numero de millones de transistores de manera que haga pensar en ello. El echo de aumentar los registros implica tambien aumentar el tamaño de las unidades funcionales implicadas y esto supone mas transistores.
2º: Que tu procesador sea capaz de ejecutar codigo de 64 bits no implica que tengas una arquitectura de 64 bits; el ejemplo mas claro lo tenemos en el Pentium y el Pentium MMX. Ambos arquitecturalmente hablando son iguales, la unica diferencia esta en su juego de instrucciones. Los ingenieros de intel se dieron cuenta que cuando se ejecutaban instrucciones MMX la probabilidad de que se dieran simultaneamente instrucciones en punto flotante era muy muy baja y decidieron utilizar los registros de punto flotante de 80 bits como registros de proposito general para instrucciones MMX
3º: El tamaño del bus de la memoria no es proporcional a la velocidad de esta, el bus de datos de 64 bits esta con nosotros desde el Pentium; y desde este ha pasado por nosotros la memoria EDO, BEDO, SDRAM, DDR, RDRAM y DDR-II
4º: El tamaño del bus de datos no determina la cantidad de memoria fisica que puedas tener, eso lo determina el bus de direcciones. Para que te des cuenta con 10 bits puedo direccionar 1Kb (2 elevado a 10 es 1 Kb), con 20 bits puedo direccionar 1 Mb (2 elevado a 20 es 1 Mb) y con 32 bits que es lo que tiene el bus de direcciones desde el K7 sino recuerdo mal, puedo direccionar 4 Gb (2 elevado a 32 son 4 Gb). Si miras las especificaciones de cualquier placa (tanto para AMD como para Intel) te podras dar cuenta que la cantidad de memoria maxima que puedes tener son 4 Gb ¿Porque será?…............pues porque el bus de direcciones es aún de 32 bits
5º: Que yo sepa, no hay procesadores de ambito domestico con bus de datos de 128 bits (si nos metemos en Itanum y cosas mas serias supongo que si pero no lo se) y esto es principalmente porque aún los procesadores dan soporte al juego de instrucciones x8086 y porque sencillamente no necesitas mas.
6º: UNA CPU no tiene nada que ver con una GPU, es cuanto a arquietectura y en cuanto a SW que ejecutan. Por poner un ejemplo, los programas que normalemte ejecutamos todos se basan en el principio de localidad que supone que un dato referenciado por el procesador volvera a ser utilizado por este; mientras que una GPU no entiende de arrays, colas, pilas, punteros, etc... solo trabaja con vertices, pixeles y texturas y aqui no hay localidad; cuando un pixel es procesado ya no se procesa mas. Por este motivo las CPU´s tiene cache y las GPU´s NO.
-
Lo que ha querido decir Sergiman es que un procesador tiene determinadas limitaciones de diseño (llevamos el lastre de la retrocompatibilidad) y por ello sugerir deteminados cambios es inviable aunque otros componentes de un ordenador como son t. graficas o coprocesadores puedan ser más eficientes y veloces realizando determinadas tareas y aprobechando mejor los recursos.
PD: A que sintetizo bien. :rolleyes:
PD2: Es mi paranoia o tal vez pura coincidencia pero me da que Intel quiere aprobechar esa influencia sicologica que hasta ahora tenia AMD de , a menos Mhz da más rendimiento porque es merjor (hablando en plan amateur :risitas: ). ahora va a ser al reves, como cambia el mundo.
PD3: Espero dos cosas, o que AMD contrataque sacando un rival digno a corto plazo o simplemente que se lo meriende reventando precios como hizo en la epoca K6 y K7. :sisi:
-
El P4 fue un muy buen procesador, pero en su momento; de echo inicialmente daba mucho mas rendimiento que los primeros K7
No me digas, si hacemos memoria los priemros P4 no vencian ni a los PIII de su epoca, los K7 Vencian a los PIII, como podrian haber vencido los primeros P4 a los primeros K7??
Hagamos una prueba simple, mira reviews de un Athlon 1400 contra un P4 1400…si son de la misma epoca, no tengo que demostrar que el Tbird 1400 abusaba del P4 1400, o si? porque puedo probarlo contundentemente. La unica revision que valio la pena de los P4 fueron los Northwood C y punto.El que AMD tenga procesadores de menos Mhz e Intel de mas es porque los procesadores del ultimo se basan en una arquitectura tipo RISC que prima la frecuencia a costa de tener instrucciones muy pequeñas, mientras que los de AMD es una arquitectura tipo CISC con instrucciones mas complejas y que por tanto consumen mas ciclos de procesador.
Lo que me gustaria es ver de lo que es capaz un K8 con una cache de traza como la de los P4, si con menor frecuencia obtiene igual o mejor rendimiento, el empleo de dicha cache permitiria aumentar la frecuencia y seria una autentica bestia.
Ambos procesadores tanto Netbusrt como K7/K8 son del tipo POST RISC, ambos utilizan un esquema similar para convertir instrucciones complejas del tipo x86 que se asemejan mas a CISC en microperaciones u operaciones mas sencillas pareciadas al de una CPU RISC. Los P4 necesitan funcionar a mayor frecuencia simplemnete porque fueron disenhados para ese fin (principalmente por razones de MARKETING) con gran cantidad de pipeline stages y por lo tanto se reduce la eficiencia se pierden muchos ciclos entre las etapas y por lo tanto ejecuta menos instrucciones por ciclo. NO TIENE NADA QUE VER CON SEAN CISC O RISC, Estos procesadores son POST RISC.
El trace cache en el K8 simplemente no tendria sentido con un disenho de pipelines cortas, de alli que en la arquitectura de pipelines cortos del conroe no exista un trace cache.
Espinetembolas, tambien se te ha olvidado mencionar que el articulo menciona los tweaks o retoques que AMD probablemente realice al core K8 para competir con el conroe. Son tweaks que tienen mucho sentido y que pueden dejar al K8L en posicion bastante competiiva frente a la nueva CPU de intel:
Estas son:
-Aumentar la capacidad SSE/SIMD del core de ejecucion , doblando la capacidad de punto flotante, acompanhado de un aumento en el ancho de banda del cache a 256 bits.
-Tambien es posible aumento en la capacidad de calculos enteros
-Considerando que los esquemas de subsistema de memoria e intercomunicacion entre cores de AMD son aun muy superiores, la situacion se tornaria aun bastante competitiva y con 4 cores, si intel conserva el ineficiente FSB, favorable para AMD.Al margen de esto, lo que mas me sorprende es que el dothan tan sólo realiza 1 operación por ciclo de reloj. Me parece increíble viendo el rendimiento que dan estos chiquitines, lo cual me hace pensar que ese factor no lo es todo a la hora de realizar los tests y los Core seguramente tengan más de un as en la manga.
Son operaciones de Punto Flotante por ciclo (por cierto la FPU del K7 era bastante potente para su epoca, con razon se merendaban a los pobres willamete JAJAJA!!!), si ves algunos benchmarks los P4 y los K8 se meriendan a los dothan en programas de FP intensivos. O sea que las operaciones por ciclo SI LO ES TODO!!, solo que aqui se especifican solo las de FP que no son las unicas.
-
¡Esta publicación está eliminada! -
¡Esta publicación está eliminada! -
¡Esta publicación está eliminada! -
No me digas, si hacemos memoria los priemros P4 no vencian ni a los PIII de su epoca, los K7 Vencian a los PIII, como podrian haber vencido los primeros P4 a los primeros K7??
Creo que Sergiman se referia a los Northwood, de los Willamete mejor ni acordarse de lo malos que eran pero los Northwoods reinaron durante un buen tiempo por encima de los K7, hasta que sacaron los Prescott y la cosa quedó más igualada (recordemos lo malos que tambien fueron las primeras revisiones de Prescott).
-
Creo que Sergiman se referia a los Northwood, de los Willamete mejor ni acordarse de lo malos que eran pero los Northwoods reinaron durante un buen tiempo por encima de los K7, hasta que sacaron los Prescott y la cosa quedó más igualada (recordemos lo malos que tambien fueron las primeras revisiones de Prescott).
eso lo ha dicho sergiman no fore
-
Y yo qué he dicho?
Si hasta sale en tu quote 
-
Y yo qué he dicho?
Si hasta sale en tu quote que jodio, eso de ser merodeador se te ha subido a la cabeza, eh?
asi que cohartando la libertad de expresion… :risitas: :risitas: :risitas: :risitas:por cierto, que has dejado pistas xD
Editado por krampak en 04-may-2006 a las 11:27.
-
por cierto, que has dejado pistas
Cita:
Editado por krampak en 04-may-2006 a las 11:27.Si
Eso solo pueden esconderlo los admins Bueno seguimos con el tema que estaba muy interesante con la aportación de cdbular :sisi:
-
cdbular creo que he dejado claro a que P4 me referia, por eso lo de "en su momento"
Yo no he dicho que sean procesadores CISC o RISC, si vuelves a leer y a intentar entender lo que queria decir podras ver que pongo "se basan en una arquitectura tipo RISC". No se de donde sacas que yo he dicho que son CISC o RISC.
Por ultimo una par de puntualizaciones:
Que el P4 tenga muchas etapas (31 para el Prescott sino recuerdo mal), no quiere decir que ejecute menos instrucciones por cilco; eso dependerá del codigo que se ejecute, de lo bueno que sea el compilador y ademas el propio procesador intenta subsanar todas las dependencias, tanto de datos como de unidades funcionales. Por tener mas etapas hay mas riesgos pero si eres capaz de solventarlos no hay ningun prblema.
Por aumentar las SSE, ya que aunque los K8 dan soporte a este tipo de instruccioes pero solo a un conjunto reducido de ellas, no se consigue aumentar la potencia de calculo, sencillamente porque dependerá del codigo que utilices. Creo que es mas efectivo aumentar otras cosas y no el juego de instrucciones para dar soporte completo a las SSE3, porque si el progrma no las utiliza no servirá de nada lo que se ha echo.
Los K8, igual que los P4, ya tienen lineas de cache de 256 bits; que nada tiene que ver con el ancho de banda. El ancho de banda es la anchura del bus por la frecuencia del mismo. Si mantienes la frecuencia y aumentas la anchura si se aumenta el ancho de banda, pero es necesaria la frecuencia para poder saber cual es el ancho de banda.
EDITO: Acabo de ver el articulo de Anantech y al parecer el tamaño de linea de cahce L2 del K8 es de 128 bits, no 256 com he dicho.
-
Espinetembolas, tambien se te ha olvidado mencionar que el articulo menciona los tweaks o retoques que AMD probablemente realice al core K8 para competir con el conroe. Son tweaks que tienen mucho sentido y que pueden dejar al K8L en posicion bastante competiiva frente a la nueva CPU de intel:
Estas son:
-Aumentar la capacidad SSE/SIMD del core de ejecucion , doblando la capacidad de punto flotante, acompanhado de un aumento en el ancho de banda del cache a 256 bits.
-Tambien es posible aumento en la capacidad de calculos enteros
-Considerando que los esquemas de subsistema de memoria e intercomunicacion entre cores de AMD son aun muy superiores, la situacion se tornaria aun bastante competitiva y con 4 cores, si intel conserva el ineficiente FSB, favorable para AMD.No te digo que AMD no vaya a contraatacar pero como ya he dicho sorprendió bastante que el conroe se merendara al FX-60 oc, (se hablo de pucherazo de intel y manipulación) y aumentar las operaciones por ciclo parecer ser la clave aunque evidentemente hay otros factores que posiblemente hayan influido pero este me ha parecido el de más peso.
Por supuesto que AMD va a contraatacar y va a estrujar todo el potencial de la DDR2, pero lo que esta claro es que en todo lo visto hasta el momento el AM2 no parece muy superior al S939, de modo que parece que habrá que esperar y ver como rinden en las rewievs.
Por cierto, considero que aunque AMD incremente el rendimiento, la potencia de calculo del Intel core parece indiscutiblemente superior y eso básicamente es lo que he querido decir. -
Por fin una rama digna. Hacia tiempo que no disfrutaba tanto.
Gracias.
-
cdbular creo que he dejado claro a que P4 me referia, por eso lo de "en su momento"
He vuelto a leer y denifitivamente lo que has dicho es esto:
"de echo inicialmente daba mucho mas rendimiento que los primeros K7 (Y te estas refiriendo al P4"
afirmacion que es evidentemente falsa. O NO?TYo no he dicho que sean procesadores CISC o RISC, si vuelves a leer y a intentar entender lo que queria decir podras ver que pongo "se basan en una arquitectura tipo RISC". No se de donde sacas que yo he dicho que son CISC o RISC.
He decidido darte el beneficio de la duda y he vuelto a leer. He visto exactamente lo mismo estas diciendo que el P4 necesita mas MHz porque es RISC , lo cual tiene absolutamente ningun sentido o sino explicame que significa esto:
El que AMD tenga procesadores de menos Mhz e Intel de mas es porque los procesadores del ultimo se basan en una arquitectura tipo RISC que prima la frecuencia a costa de tener instrucciones muy pequeñas, mientras que los de AMD es una arquitectura tipo CISC con instrucciones mas complejas y que por tanto consumen mas ciclos de procesador.
Te he colocado los comentarios en negrita. Bueno por lo que LEO cuando te refieres al ultimo te refieres a intel , y que usa una arquitectura tipo RISC y CLARAMENTE escribiste que AMD utiliza una arquitectura tipo CISC con instrucciones muy complejas y que esa es la razon por la cual consumen mas ciclos de procesador. Si analizas todo el comentario es absolutamente incoherente y no tiene nada que ver con la afirmacion que haces ahora de que ambos se basan en RISC, por ninguna parte en tu comentario leo que ambos se basan en RISC. Por favor no ofendas mi inteligencia creyendome hacer creer que no he leido bien.
Que el P4 tenga muchas etapas (31 para el Prescott sino recuerdo mal), no quiere decir que ejecute menos instrucciones por cilco; eso dependerá del codigo que se ejecute, de lo bueno que sea el compilador y ademas el propio procesador intenta subsanar todas las dependencias, tanto de datos como de unidades funcionales. Por tener mas etapas hay mas riesgos pero si eres capaz de solventarlos no hay ningun prblema.
Pero resulta que el Pentium 4 SI ejeuta en promedio 30% menos instrucciones por ciclo de reloj que un K8, Y si dependiera del codigo que ejecute te estarias refiriendo a un codigo my especifico y repetitivo, lo cierto es que el Pentium 4 solo utiliza sus unidades de ejecucion a lo sumo un 40% del tiempo utilizando HT, y eso no tiene nada que ver con el codigo que se ejecute es una consecuencia de tantos ciclos perdidos debido al paso de instrucciones por un pipeline tan largo. En cuanto al compilador si hubiese formas de subsanar esas debilidades (que no serian solo causa de las dependencias sino de otros efectos como pipeline flush y bubbles en las etapas) los altamente optimizados compiladores de intel intentarian subsanarlas todas, pero no lo hacen, NO SON CAPACES, entonces las 32 Pipelines del prescott o las 22 del willamette/northwood son la causa por la cual los P4 necesitan mas ciclos para ejecutar la MAYORIA de las instrucciones que un K7/K8, esto es algo que ya ha sido discutido en muchas paginas altamente especializadas y articulos tecnicos de universidades muy importantes que te puedo citar en cualquier momento.
Por aumentar las SSE, ya que aunque los K8 dan soporte a este tipo de instruccioes pero solo a un conjunto reducido de ellas, no se consigue aumentar la potencia de calculo, sencillamente porque dependerá del codigo que utilices. Creo que es mas efectivo aumentar otras cosas y no el juego de instrucciones para dar soporte completo a las SSE3, porque si el progrma no las utiliza no servirá de nada lo que se ha echo.
No estoy hablando de aumentar el juego de instrucciones estoy hablando de AUMENTAR LA POTENCIA DE LOS RECURSOS DE EJECUCION DE ESAS INSTRUCCIONES. Si aumentas lo recursos de ejecucion de una CPU su ancho de banda interno y si capacidad de prefech SI se aumenta la potencia de calculo. O dime que es lo que ha hecho intel con el conroe a partir del Pentium M? pues facil: Aumentar la potencia de ejecucion del Pentium M, aumentar la efectividad del preferching y la eficiencia del cache? O NO?
Los K8, igual que los P4, ya tienen lineas de cache de 256 bits; que nada tiene que ver con el ancho de banda. El ancho de banda es la anchura del bus por la frecuencia del mismo. Si mantienes la frecuencia y aumentas la anchura si se aumenta el ancho de banda, pero es necesaria la frecuencia para poder saber cual es el ancho de banda.
No, los K8 No tienen cache de 256 bits, con el fin de aumentar la potencia FP se haria necesario un aumento en el ancho del cache. Se como se calcula el ancho de banda, se que es el ancho de banda, no me lo tienes que describir.EDITO: Acabo de ver el articulo de Anantech y al parecer el tamaño de linea de cahce L2 del K8 es de 128 bits, no 256 com he dicho.
Bueno al menos has admitido que te has equivocado aqui. Pero hubiera sido mas elegante corregir lo de arriba.
Sergiman te recomiendo algunas muy buenas lecturas en http://arstechnica.com/articles.ars, no es por nada, si no que son muy interesantes y aclaran muchas cosas. De verdad los articulos son muy explicativos.
Especialmente los articulos de Pipelining y los que describen la arquitectura del P4 y de los efectos de que los pipelines sean tantos. Tambien hay muy buenas lecturas sobre procesadores RISC, CISC y Post RISC. Consultalas leelas con calma, podriamos tener muy buenas discusiones. -
Primero darte las graicas por el beneficio de la duda, pero te informo que no la necesito y me parece una aptitud un poco prepotente por tu parte.
En cuanto a lo de RISC y CISC, si tu juego de instrucciones utiliza instrucciones muy pequeñas que necesitan muy pocos ciclos de reloj te da la posibilidad de utilizar una señal de reloj muy pequeña, mientras que si tus instrucciones son mas complejas y consumen muchos ciclos, de nada vale tener una señal de reloj pequeña pues tu procesador estará la mayor parte del tiempo parado porque muchas de las instrucciones que ejecuta aun no han acabado. No quiero decir que el P4 sea un procesador RISC y el K8 lo sea CISC; lo que digo es que el P4 se basa en una arquitectura RISC y el ejemplo mas claro lo tienes en su cache de traza. La cache de traza no es mas que una cache que en lugar de almacenar instrucciones o datos almacena esas instrucciones o datos decodificados en microoperaciones. Esta entre otras cosas es lo que fomenta que tu procesador pueda tener una frecuencia de trabajo mayor y eso precisamente es lo que presigue la arquitectura RISC.
En lo referente a que el P4 solo utiliza sus unidades funcionales en 40% usando HT, no tiene ninguna logica pues todas las instrucciones tienen una componente computacional, incluso un salto o una carga de un dato que aparentemente no computa nada implican el calculo de la direccion efectiva, condicion de salto, etc y estas cosas se hacen esn las unidades funcionales. Si esos fuera como dices, valiente chapuza por parte de intel pues de nada serviria el HT. ¿Sabes que es el HT y para que sirve verdad?
Lo que dices acerca de que el P4 necesita mas ciclos de reloj que el K7/K8 es como decir que el cielo es azul; pues claro que necesita mas ciclos. Si tus instrucciones son muy sencillas necesitas ejecurtar muchas de estas instrucciones para realizar una operacion compleja.
Por ultimo te digo lo mismo que al princio, comentarios como _**Por favor no ofendas mi inteligencia creyendome hacer creer que no he leido bien.
**_dan a enter una aptitud muy prepotente por tu parte, no se si lo seras o no porque no te conozco y no puedo hablar de algo que no se,pero es lo que das a entender. Por mi parte, creo que rectificar es de sabios cosa que no soy, pero si me equivoco lo admito que no pasa nada, somos humanos. -
Primero darte las graicas por el beneficio de la duda, pero te informo que no la necesito y me parece una aptitud un poco prepotente por tu parte.
En cuanto a lo de RISC y CISC, si tu juego de instrucciones utiliza instrucciones muy pequeñas que necesitan muy pocos ciclos de reloj te da la posibilidad de utilizar una señal de reloj muy pequeña, mientras que si tus instrucciones son mas complejas y consumen muchos ciclos, de nada vale tener una señal de reloj pequeña pues tu procesador estará la mayor parte del tiempo parado porque muchas de las instrucciones que ejecuta aun no han acabado. No quiero decir que el P4 sea un procesador RISC y el K8 lo sea CISC; lo que digo es que el P4 se basa en una arquitectura RISC y el ejemplo mas claro lo tienes en su cache de traza. La cache de traza no es mas que una cache que en lugar de almacenar instrucciones o datos almacena esas instrucciones o datos decodificados en microoperaciones. Esta entre otras cosas es lo que fomenta que tu procesador pueda tener una frecuencia de trabajo mayor y eso precisamente es lo que presigue la arquitectura RISC.
En lo referente a que el P4 solo utiliza sus unidades funcionales en 40% usando HT, no tiene ninguna logica pues todas las instrucciones tienen una componente computacional, incluso un salto o una carga de un dato que aparentemente no computa nada implican el calculo de la direccion efectiva, condicion de salto, etc y estas cosas se hacen esn las unidades funcionales. Si esos fuera como dices, valiente chapuza por parte de intel pues de nada serviria el HT. ¿Sabes que es el HT y para que sirve verdad?
Lo que dices acerca de que el P4 necesita mas ciclos de reloj que el K7/K8 es como decir que el cielo es azul; pues claro que necesita mas ciclos. Si tus instrucciones son muy sencillas necesitas ejecurtar muchas de estas instrucciones para realizar una operacion compleja.
Por ultimo te digo lo mismo que al princio, comentarios como _**Por favor no ofendas mi inteligencia creyendome hacer creer que no he leido bien.
**_dan a enter una aptitud muy prepotente por tu parte, no se si lo seras o no porque no te conozco y no puedo hablar de algo que no se,pero es lo que das a entender. Por mi parte, creo que rectificar es de sabios cosa que no soy, pero si me equivoco lo admito que no pasa nada, somos humanos.Sergiman creo que tienes mucho que leer, por favor revisa los articulos de arstechnica y te daras cuenta de lo que digo…
ademas que el A64 tambien se basa en arquitectura RISC. Lo que sucede es que estas esgrimiendo tu argumente en que el P4 se basa en RISC, y que? eso no es suficiente, el K7/K8 TAMBIEN SE BASA EN RISC. Ambos descomponen las instrucciones x86 complejas en instrucciones mas simples. O sea que tu argumento de la relacion RISC y frecuencia de reloj que expones con respecto al pentium 4 no es valida y no es por ningun motivo la razon por la cual el K8 requiera menos ciclos de reloj para ejecutar la misma cantidad de instrucciones.
De hecho, un procesador RISC seria mas eficiente en la ejecucion de isntrucciones, simplemente porque no tiene el veneno llamado decodificadores de microcodigo, por lo tanto solo utiliza fast decoders y por ningun motivo slow decoders o microcode decoder. Evidentemente la traduccion de las instrucciones es un proceso que toma ciclos de reloj, por lo tanto si la CPU reciviera las instrucciones RISC mas rapidamente el codigo se ejecutaria mucho mas rapido, X86 es un set de instrucciones que se ha mantenido no precisamente por ser eficiente sino para mantener la compatibilidad hacia atras, pero por ningun motivo una CPU x86 seria mas eficiente que una CPU RISC pura. Claro no todo es feliz y obviamente una CPU RISC pura de alto rendimiento requeriria un gran ancho de banda de memoria y latencia super baja debido a que el numero de instrucciones dentro de un programa determinado se aumentaria significativamente y recordemos que al contrario de un disenho POST RISC las instrucciones simples en una CPU RISC pura serian leidas directamente de la memoria y del cache y no de las unidades de dispacth saliendo del front end.Y QUE ES LO QUE BUSCA RISC REALMENTE?
Al diferencia de lo que dices lo que busca RISC es obtener mayor numero de instrucciones por ciclos o menor numero de ciclos por instruccion da lo mismo (lower CPI: Cycles Per Instruction), a expensas de aumentar el tamanho del codigo.
"RISC
Price: move complexity from hardware to software
Performance: make tradeoffs in favor of a lower CPI, at the expense of increased code size."
http://arstechnica.com/cpu/4q99/risc-cisc/rvc-5.html -
Sergiman creo que tienes mucho que leer, por favor revisa los articulos de arstechnica y te daras cuenta de lo que digo… Es iniutil discutir co alguien que a todas luces tiene muy poca idea de lo que esta escribiendo.
Creo que el que tiene mucho que aprender eres tu, y no hablo de nada que tenga que ver con los ordenadores.
Un saludo.
