Tengo una pregunta para todos???
-
Creo que eso es mucho decir…Un Phenom II 940 es un 1.73% más rápido que un Q6600 y hay Quads más nuevos…como Ph II más nuevos...
No te digo que no sea mejor,pero no es un porcentaje para dejar a nadie en la cuneta.
En definitiva,si pertenecieran a la misma plataforma (memorias ddr3,nuevas placas...etc) y no fueran anteriores (mi Quad tiene 2 años), ese 1.73% se esfumaría...
...por no hablar de precios del conjunto.Diré más: Un Quad nuevo se zumba a un Ph II 955 a bastante menos frecuencia.:p
Salu2
por cierto, aclarar que ese 1,73% de rendimiento extra es con ambos micros a la misma frecuencia, 2,4ghz, que yo al leerlo me quedé sorprendido pensando que era con las velocidades de stock :D:D también decir que no hace ningún bench de juegos
salud
-
estoy con bm4n, os habéis puesto a mirar precios para montar un pc? la semana pasada hice un presupuesto para un cliente, tenía que ser muy ajustado, y qué hice, phenom II x2 550 y placa gigabyte tirada de precio. un pc de la hostia, que corre en stock a 3ghz y con una muy buena placa, porque aquí sí que no hay discusión, amd tiene unos chipsets que en consumo-rendimiento son fantásticos. el mismo pc con un e8400 a 3ghz y una placa medio decente son 100€ más e igual rendimiento. incluso el overclock ya no es algo a favor de intel, los phenom suben más incluso que los wolfdale, que ya suben de lujo.
con todo esto quiero decir que no se puede comparar i7 con phenom, para desgracia de la competencia, amd no tiene la tecnología actualmente para competir con i7, pero sí con los c2q. además, mira el precio de un c2q a 3ghz, a ver qué os parece xD
efectivamente, i7 no es una evolución de los core, es una arquitectura nueva.
por último, sí, amd neo parece ser la nueva plataforma que está desarrollando para portátiles sin migrar desde los sobremesa.
un saludo
Y a qué le llamais una arquitectura nueva? Tiene HT (como los P4), tiene controlador de memoria integrado y tiene instrucciones SSE 4.2, además de caché L3. Esos no son más que añadidos a la arquitectura Core que si, técnicamente es una arquitectura nueva, pero no es ningun cambio radical con respecto a los core 2, tienen un branch prediction mejorado y la unidad ALU ligeramente modificada, pero en todo lo demás son iguales que los Core, no es ninguna revolución y el funcionamiento es el mismo.
Lo mismo digo de los Phenom I, son K8 (o K9) con caché L3 y mejoras tipicas (controlador de memoria ligeramente mejor, bus más rápido, etc). Podemos decir que son arquitecturas "nuevas" y bueno, se supone que lo son, pero no es ningun cambio rádical pues el funcionamiento interno es el mismo. Una arquitectura nueva eran los Pentium 4 netburst, cuyo funcionamiento y demás era completamente distinto a los Intel anteriores.
De todas formas lo sigo diciendo, AMD necesita gastarse mucha más pasta en el proceso de producción para igualar a los Core 2 de Intel (controlador de memoria integrado, L3…), ya que posee características para igualar al core 2 que este último no necesita. En los i7 se hace notar, que son también mucho más caros de fabricar que los Core 2, lo que no me explico es como los chipsets X58 son tan caros si no poseen ni controlador de memoria, pero bueno, ellos sabrán donde se meten.
Por cierto, segun roadmaps de años anteriores, se supone que despues de estos Phenom II AMD sacaría una arquitectura totalmente nueva (no deribada del K8), y con funcionamiento modular llamada M-SPACE, que teoricamente sería capaz de utilizar todos sus cores con programas monohilo, pero ya veremos....
-
Con arquitectura nueva yo me refiero a un cambío significativo en el core, i7 es una evolución de Core y Phenom de K9 no una arquitectura nueva como Netburst, pero esto pasa pocas veces, por norma hay una evolución y cuando se introducen cambios significativos hablamos de una nueva arquitectura o nueva generación; pero cuando simplemente se implementan pequeños cambios como subida de frecuencia, reducción de tamaño, introducción de nuevas instrucciones, que no afecten al tipo de nucleo no se considera como nueva.
Por arquitectura dividiriamos en:
P6
P7 o Netburst (esta parte de 0)
P8 o Core (evolución de P6)
Nehalem (evolución de Core)Por generación podríamos tener una distribución algo diferente:
x86 - Wikipedia, the free encyclopediaY lo que hay planteado para los proximos años son el Intel Sandy Bridge y el AMD Bulldozer… pero yo creo que es pronto para aventurar que pasará con estos dos
-
Si en realidad para analizarlo y compararlo tan a fondo tendrias que tratar cada elemento por separado, en vez de mezclarlo todo, solo el micro ya es un agregado de varios elemetos de naturaleza independiente, por no hablar de la arquitectura del sistema entero.
Salu2.
-
Como ahora meten todo en el chip… pero con núcleo me refiero a la UAL, no a los caches, controlador de memoría y demás.
-
Como ahora meten todo en el chip… pero con núcleo me refiero a la UAL, no a los caches, controlador de memoría y demás.
Creo que tanto el ALU como el FPU estan dentro del nucleo en si, y no estan solos dentro del nucleo.
Luego ademas de controlador de memoria de sistema (o 2), caches varias, interfaz del sistema, hay que ver que eso es una descripcion "a grandes rasgos" y los fabricantes tiene perfectamente definido que informacion quieren airear y cual no.Seguro que hay muchas diferencias mas entre los distintos micros, en las pruebas sinteticas de cpu se le hace pruebas de calculo aritmetico y de calculo de coma flotante, pero eso no quiere decir que en el nucleo solo haya una ALU y una FPU, asi sin entrar mucho ya hace falta una interfaz para L1 otra para la L2 otra para L3 mas algo que resuelva la comunicacion de todos los nucleos con la L3.
Las pruebas sinteticas de cpu tienen otras pruebas tambien pero a final de cuentas es todo darle calculos para hacer o obligarlo a producir trafico de datos con la memoria, y la interfaz del sistema por ejemplo no se pone a prueba en un test sintetico normalito de cpu.Por ejemplo, si no fuera porque AMD tuvo que asumir que tenia problemas con el TLB, ¿nos habriamos enterado alguien de que es el TLB o siquiera que existe? creo que no, solo en el caso de que fuera un buen argumento de marketing.
Salu2.
-
A ver tendremos que especificar: los caches L1 de instrucciones y datos, las unidades aritmeticologicas, las de coma flotante, codificadores y decodificadores, registros intermedios, secuenciadores, y buses forman la base del que hace la ejecución de procesos. Eso es un nucleo.
-
Pues eso, que nos dicen que algo nuevo y muy bueno, pero no nos dejan saber exactamente lo que nuevo y lo que reciclado, y si realmente no se han complicado y han hecho mejoras que ya consiguen los resultados requeridos sin entrar en proyectos costosos.
Y a nosotros nos lo cobran como si hubieran desarroyado realmente una arquitectura nueva de verdad.Si tienes toda la razon, pero la pena es que la informacion mas concreta y detallada solo se desbloquea cuando el micro ya no es competitivo en el mercado o esta descatalogado.
Yo es que le doy vueltas a todo Bm4n, buen rollo;)
-
Donde esté un dibujito…
Eso sería la parte del i7 "poderosa", vamos, la madre del asunto (quitando controlador integrado y demás).
Y esto sería la parte "que calcula" (ambas imagenes son de X-Bit).Este último es exactamente igual en los i7 que en los core 2, la diferencia, pues basicamente que tienen más "chicha" y en este asunto la diferencia es que en determinadas situaciones tanto los core 2 como los i7 pueden ejecutar 4 operaciones por ciclo, no siempre, pero el ejecutar 4 operaciones por ciclo es más probable en el i7 que en el core 2, basicamente por una ligera modificacion en el branch prediction, lo demás es igual. Curiosamente en teoría el branch prediction de los core 2 es más rápido que el de los i7, pero el de los i7 es más efectivo (se "confunde" menos).
Puede parecer una tontería por que lo es, pero por estas razones para mi los i7 son Core 2 con controlador de memoria integrado…. (soy raro :p).
-
Que te refieres al HT?
-
Toma ya un optimizado del set de instrucciones para que el HT sea mas eficaz y ya tenemos nucleo nuevo.
Esta claro que en buses y en general supera a la plataforma PhenomII, pero a ver si afinal el i7 no va a ser tan monstruoso
Salu2.
-
-
xD he planteado mal la pregunta, me refiero a si lo que comentas de que ha mejorado el predictor, que permite aprovechar mejor el paralelismo tiene que ver con el Turbo Boost (antes llamado Hyper-Threading) o esto es algo diferente y no se relaciona, no conozco muy bien como funciona.
La verdad es que esos graficos tan simples no representan bien la complejidad de una arquitectura… hacer un conjunto eficaz es algo muy complicado. Desde mi punto de vista el i7 no es simplemente un Core con un controlador de memoría integrado, hasta ahora los procesadores se hacían para trabajar con los núcleos independientes simplemente se empaquetan en un mismo integrado y se intercomunicaban a través del L3, i7 ha sido el primer cambio de dirección en los procesadores Intel (de sobremesa) se ha construido para trabajar con multiples nucleos y ser eficaz manejando los nucleos segun se necesite un nivel u otro de paralelismo. Y en el futuro lo que se quiere lograr es que dependiendo del tipo de carga los núcleos puedan ser más flexibles y variar el paralelismo desde que varios núcleos trabajen en una sola tarea hasta que un núcleo pueda trabajar en varias unido al resto, hasta hace años el HT de Intel era lo más parecido y a mi parecer funcionó muy bien en su día, ahora evolucionado al concepto Turbo Boost.
No se si estoy en lo cierto...
-
Bueno, Turbo Boost y HT son dos cosas diferentes, HT(Hyper-Threading), al que ahora llaman SMT(simultaneous multi-threading), emula un núcleo virtual con intención de aprovechar los ciclos perdidos como ya sabes. El Turbo Boost simplemente consiste en que cuando solo un nucleo está siendo utilizado la velocidad de ese núcleo aumenta (por ejemplo, creo que en el i7 920 aumenta desde 2,6Ghz hasta 3,2Ghz). Esta última tecnologia no es gran cosa, pero bueno, para quién no haga OC está bien.
Bueno, el branch prediction se lleva a cabo en todos los micros, ya sean Intel o AMD, y segun tengo entendido, se encarga de "predecir" que camino va a seguir la instrucción inicial (me imagino que es si tiene que ir a la ALU, a la FPU o lo que sea). Bueno, en este aspecto los Core 2 tuvieron un cambio significativo ya que Intel metio dentro de su funcionamiento un detector con bufer, para que en caso de que se repita una instrucción esta tome directamente el camino sin que el predictor necesite volver a predecirlo, asi se ahorra tiempo.
En los Core 2 el detector está antes de la fase de decodificado y como sale en la imagen, en el bufer se guardan instrucciónes (que por lo visto tienen un limite de 18). En los i7 han puesto el detector despues de la fase de decodificado y en vez de guardar instrucciones solamente guarda las repeticiones (el búcle), y asi en vez de almacenar las instrucciones en el bufer como en los core 2 almacena las repeticiones (me imagino que les asignará un identificador), y por esto, pues el detector del i7 supuestamente almacena más "repeticiones" que los core 2 (almacenar repeticiones requiere menos espacio que almacenar instrucciones), por eso es más eficiente.
El SMT (o HT), como he dicho arriba aprovecha los ciclos perdidos en que las unidades de ejecucion no están siendo utilizadas, y así, mientras el ciclo se repite y las unidades de ejecucion estan en "idle" se aprovecha ese estado para realizar en paralelo otros calculos. La verdad es que es muy buena idea, creo que es una de las pocas tecnologias "rompedoras" de los Pentium 4.
En este gráfico se ve la eficiencia del SMT (HT). Los cuadrados blancos son las unidades de ejecucion que no están siendo utilizadas, las azules son las que están calculando un "hilo" y las verdes las que están calculando "otro hilo". Imagenes de X-Bit.*Como se ve en la imagen sin SMT el cuadrado grande se divide en dos trozos, azules con blancos en la parte de arriba y verdes con blancos en la de abajo. Con SMT aparece todo intercalado.
-
Bueno,locote…creo que han respondido claramente a tu pregunta y explicado con un lenguaje llano
para que no te queden dudas en cuanto a la elección.Como ves era un pregunta de respuesta muy simple...
-
Si el HT o SMT funciona realmente bien. Lo poco que había leído del Turbo boost es que funciona en conjunto con el HT aumentando la eficiencia de cada núcleo según se necesite aumentando la frecuencia y demás, por eso preguntaba, no se hasta que punto es una tontería o algo más complejo.
Ya veo, aunque no debería ser más rápido el predictor al ahorrarnos la decodificación?
-
El Ht y el turbo boost funcionan a la vez, es como un cool and quiet pero al reves, aumentando potencia. Ah, y si hay diferencias, aparte de lo dicho aqui, mejor tbl, bus qpi, para leer mas :
AnandTech: Nehalem - Everything You Need to Know about Intel's New Architecture
-
…...La verdad es que esos graficos tan simples no representan bien la complejidad de una arquitectura...
Amen.
Ryzen 5 3600 - Tuf B550 pro - 2x 8g 3600c18 - Strix rtx 2060 - M2 1TB
-
Si el HT o SMT funciona realmente bien. Lo poco que había leído del Turbo boost es que funciona en conjunto con el HT aumentando la eficiencia de cada núcleo según se necesite aumentando la frecuencia y demás, por eso preguntaba, no se hasta que punto es una tontería o algo más complejo.
Ya veo, aunque no debería ser más rápido el predictor al ahorrarnos la decodificación?
Pues si, tienes razón , me trabado ;). De todas formas para el ususario de a pie las mejoras en el branch prediction no se notan, en servidores parece que si.
El Ht y el turbo boost funcionan a la vez, es como un cool and quiet pero al reves, aumentando potencia. Ah, y si hay diferencias, aparte de lo dicho aqui, mejor tbl, bus qpi, para leer mas :
AnandTech: Nehalem - Everything You Need to Know about Intel's New Architecture
Si bueno, en estos últimos post estabamos refiriendonos más a los cambios en el núcleo en si y yo voy con la idea en la cabeza de que es una parte que no a cambiado demasiado. Mejor TLB tiene como dices, ya que tiene un TLB de nivel 2 complementando al primero (como pasa en la caché) y por lo demás, pues la tecnologia Macrofusion (que fusiona los micro-ops y macro-ops para acelerar el proceso) trabaja ahora en 64 bits en vez de 32 bits como en los core 2. Pero vamos, quitando el QPI, el controlador de memoria y el HT, la parte "poderosa" no ha sufrido un cambio tan bestial como en los Core 2, que al fin y al cabo, es lo que realmente se nota en el rendimiento de un micro (y más que nada es que el QPI y el controlador de memoria no son ninguna revolución, ya que llevabamos años esperandolo).
Me pregunto Sandy Bridge, aparte de las SSE5, que aportará….
-
Al final el mendas ha conseguido abrir un debate. Menos mal que aquí somos civilizados, porque en cualquier otro sitio, este hilo llevaría más de 100 páginas de insultos.
PD: Por cierto, seguid, que esto está interesante.
Toda la actualidad en la portada de Hardlimit
Mis cacharros
