Intel Core un rival digno para K8 y K9
-
Primero darte las graicas por el beneficio de la duda, pero te informo que no la necesito y me parece una aptitud un poco prepotente por tu parte.
En cuanto a lo de RISC y CISC, si tu juego de instrucciones utiliza instrucciones muy pequeñas que necesitan muy pocos ciclos de reloj te da la posibilidad de utilizar una señal de reloj muy pequeña, mientras que si tus instrucciones son mas complejas y consumen muchos ciclos, de nada vale tener una señal de reloj pequeña pues tu procesador estará la mayor parte del tiempo parado porque muchas de las instrucciones que ejecuta aun no han acabado. No quiero decir que el P4 sea un procesador RISC y el K8 lo sea CISC; lo que digo es que el P4 se basa en una arquitectura RISC y el ejemplo mas claro lo tienes en su cache de traza. La cache de traza no es mas que una cache que en lugar de almacenar instrucciones o datos almacena esas instrucciones o datos decodificados en microoperaciones. Esta entre otras cosas es lo que fomenta que tu procesador pueda tener una frecuencia de trabajo mayor y eso precisamente es lo que presigue la arquitectura RISC.
En lo referente a que el P4 solo utiliza sus unidades funcionales en 40% usando HT, no tiene ninguna logica pues todas las instrucciones tienen una componente computacional, incluso un salto o una carga de un dato que aparentemente no computa nada implican el calculo de la direccion efectiva, condicion de salto, etc y estas cosas se hacen esn las unidades funcionales. Si esos fuera como dices, valiente chapuza por parte de intel pues de nada serviria el HT. ¿Sabes que es el HT y para que sirve verdad?
Lo que dices acerca de que el P4 necesita mas ciclos de reloj que el K7/K8 es como decir que el cielo es azul; pues claro que necesita mas ciclos. Si tus instrucciones son muy sencillas necesitas ejecurtar muchas de estas instrucciones para realizar una operacion compleja.
Por ultimo te digo lo mismo que al princio, comentarios como _**Por favor no ofendas mi inteligencia creyendome hacer creer que no he leido bien.
**_dan a enter una aptitud muy prepotente por tu parte, no se si lo seras o no porque no te conozco y no puedo hablar de algo que no se,pero es lo que das a entender. Por mi parte, creo que rectificar es de sabios cosa que no soy, pero si me equivoco lo admito que no pasa nada, somos humanos. -
Primero darte las graicas por el beneficio de la duda, pero te informo que no la necesito y me parece una aptitud un poco prepotente por tu parte.
En cuanto a lo de RISC y CISC, si tu juego de instrucciones utiliza instrucciones muy pequeñas que necesitan muy pocos ciclos de reloj te da la posibilidad de utilizar una señal de reloj muy pequeña, mientras que si tus instrucciones son mas complejas y consumen muchos ciclos, de nada vale tener una señal de reloj pequeña pues tu procesador estará la mayor parte del tiempo parado porque muchas de las instrucciones que ejecuta aun no han acabado. No quiero decir que el P4 sea un procesador RISC y el K8 lo sea CISC; lo que digo es que el P4 se basa en una arquitectura RISC y el ejemplo mas claro lo tienes en su cache de traza. La cache de traza no es mas que una cache que en lugar de almacenar instrucciones o datos almacena esas instrucciones o datos decodificados en microoperaciones. Esta entre otras cosas es lo que fomenta que tu procesador pueda tener una frecuencia de trabajo mayor y eso precisamente es lo que presigue la arquitectura RISC.
En lo referente a que el P4 solo utiliza sus unidades funcionales en 40% usando HT, no tiene ninguna logica pues todas las instrucciones tienen una componente computacional, incluso un salto o una carga de un dato que aparentemente no computa nada implican el calculo de la direccion efectiva, condicion de salto, etc y estas cosas se hacen esn las unidades funcionales. Si esos fuera como dices, valiente chapuza por parte de intel pues de nada serviria el HT. ¿Sabes que es el HT y para que sirve verdad?
Lo que dices acerca de que el P4 necesita mas ciclos de reloj que el K7/K8 es como decir que el cielo es azul; pues claro que necesita mas ciclos. Si tus instrucciones son muy sencillas necesitas ejecurtar muchas de estas instrucciones para realizar una operacion compleja.
Por ultimo te digo lo mismo que al princio, comentarios como _**Por favor no ofendas mi inteligencia creyendome hacer creer que no he leido bien.
**_dan a enter una aptitud muy prepotente por tu parte, no se si lo seras o no porque no te conozco y no puedo hablar de algo que no se,pero es lo que das a entender. Por mi parte, creo que rectificar es de sabios cosa que no soy, pero si me equivoco lo admito que no pasa nada, somos humanos.Sergiman creo que tienes mucho que leer, por favor revisa los articulos de arstechnica y te daras cuenta de lo que digo…
ademas que el A64 tambien se basa en arquitectura RISC. Lo que sucede es que estas esgrimiendo tu argumente en que el P4 se basa en RISC, y que? eso no es suficiente, el K7/K8 TAMBIEN SE BASA EN RISC. Ambos descomponen las instrucciones x86 complejas en instrucciones mas simples. O sea que tu argumento de la relacion RISC y frecuencia de reloj que expones con respecto al pentium 4 no es valida y no es por ningun motivo la razon por la cual el K8 requiera menos ciclos de reloj para ejecutar la misma cantidad de instrucciones.
De hecho, un procesador RISC seria mas eficiente en la ejecucion de isntrucciones, simplemente porque no tiene el veneno llamado decodificadores de microcodigo, por lo tanto solo utiliza fast decoders y por ningun motivo slow decoders o microcode decoder. Evidentemente la traduccion de las instrucciones es un proceso que toma ciclos de reloj, por lo tanto si la CPU reciviera las instrucciones RISC mas rapidamente el codigo se ejecutaria mucho mas rapido, X86 es un set de instrucciones que se ha mantenido no precisamente por ser eficiente sino para mantener la compatibilidad hacia atras, pero por ningun motivo una CPU x86 seria mas eficiente que una CPU RISC pura. Claro no todo es feliz y obviamente una CPU RISC pura de alto rendimiento requeriria un gran ancho de banda de memoria y latencia super baja debido a que el numero de instrucciones dentro de un programa determinado se aumentaria significativamente y recordemos que al contrario de un disenho POST RISC las instrucciones simples en una CPU RISC pura serian leidas directamente de la memoria y del cache y no de las unidades de dispacth saliendo del front end.Y QUE ES LO QUE BUSCA RISC REALMENTE?
Al diferencia de lo que dices lo que busca RISC es obtener mayor numero de instrucciones por ciclos o menor numero de ciclos por instruccion da lo mismo (lower CPI: Cycles Per Instruction), a expensas de aumentar el tamanho del codigo.
"RISC
Price: move complexity from hardware to software
Performance: make tradeoffs in favor of a lower CPI, at the expense of increased code size."
http://arstechnica.com/cpu/4q99/risc-cisc/rvc-5.html -
Sergiman creo que tienes mucho que leer, por favor revisa los articulos de arstechnica y te daras cuenta de lo que digo… Es iniutil discutir co alguien que a todas luces tiene muy poca idea de lo que esta escribiendo.
Creo que el que tiene mucho que aprender eres tu, y no hablo de nada que tenga que ver con los ordenadores.
Un saludo.
-
Eso mismo te digo yo, es inutil discutir contigo.
Deberias mirar en mas sitios, existen mas cosas aparte de arstechnica. Ademas estamos en algo de acuerdo, a mi tambien me parece que tienes muy poca idea de lo que escribes. Dices cosas que son ciertas, pero enotras tergiversas las cosas para llevar la razon siempre.
Deberias hacer caso a unos comentarios que te dieron en otra rama, se puede hablar y discutir sin faltar a los demas. De todos los foreros eres sin lugar a dudas el que mas faltas el respeto a los demas y creo que en la vida uno de los valores mas importantes de las personas es la humildad; cosa que veo que no eres por la manera de contestar a los demas.
-
Cdbular hace poco tuvo un roce contigo y abandone la discursion porque no aceptabas ni los propios hechos que otro miembro del foro y yo te presentamos. No veo que esta actitud te lleve a ningun lado.
-
ale, a ver quien la tiene mas larga. Para un post bueno que sale despues de tanto tiempo…
que alguien le éche un candao -
Eso mismo te digo yo, es inutil discutir contigo.
Deberias mirar en mas sitios, existen mas cosas aparte de arstechnica. Ademas estamos en algo de acuerdo, a mi tambien me parece que tienes muy poca idea de lo que escribes. Dices cosas que son ciertas, pero enotras tergiversas las cosas para llevar la razon siempre.
Deberias hacer caso a unos comentarios que te dieron en otra rama, se puede hablar y discutir sin faltar a los demas. De todos los foreros eres sin lugar a dudas el que mas faltas el respeto a los demas y creo que en la vida uno de los valores mas importantes de las personas es la humildad; cosa que veo que no eres por la manera de contestar a los demas.
Que cosas he dicho que no son ciertas? Dilas puntualmen te y demuestralas haciendo referencia a articulo en sitios confiables. No he tergiversado nada , solo expongo las cosas tal y como son y corrijo posibles errores y malingterpretaciones de tu parte.
si tambien existen otros sitios como xbitlabs…Y cualquier otro sitio que trate sobre teoria basica microprocesadores, pipelining y demas.
Y dice lo siguiente:
"looks like now is the perfect time to put in a word about the well-known Hyper Threading technology (HT). The main idea behind this technology is very simple: all processor execution units (or the majority of them) are almost never busy all at once during the program code execution. As a rule only one third of the available processor computational resources is occupied (according to Intel’s own estimates), which is actually quite humiliating, I should say."
"So, it suddenly occurred to them: why don’t we use the part of the execution units that are free from working on the current program code for some other program execution or other thread execution within the same program? In fact, this is a very reasonable idea. By the way, they first voiced out this idea in 1978, then Cray implemented it in their CDC6600 (although this was not a single-die CPU). AT that time they called it Simultaneous Multi Threading. So, I wouldn’t say that Intel was highly original when they first came up with the idea of HT technology. Nevertheless, we should give them due credit: Intel was the one to bring Hyper Threading technology into the PC market."
Esto es lo que Hace HT.
http://www.xbitlabs.com/articles/cpu/display/netburst-1_23.htmlEn resumen, como el P4 utiliza sus recursos solo una terncera parte del tiempo(Es decir 33.3333% del tiempo), HT lo que hace es aprovechar ese tiempo en el cual el nucleo de ejecucion no esta haciendo nada y asigna esos recursos a un segundo procesador logico. Eso equivale a un aumento en el uso de los recursos en un 25 a 30% , lo que significa apoximadamente un 10% en aumento en el tiempo de uso de los recursos, de alli sale el aproximadamente 40% que los recursos de ejecucion del P4 son utilizados. A MENOS QUE TE ATREVAS A CONTRADECIR ESTIMACIONES DE PROPIO FABRICANTE INTEL!!.
En dodequiera que busques e investigues encontraras siempre lo msimo que estoy diciendo y no lo que equivocadamente tu afirmas. Si encuentras soportes confiables (y no me refero solo a un link sino varios) para lo que dices por favor publicalos, solo entonces admitire que tu estas en lo cierto y yo no. -
Creo que el que tiene mucho que aprender eres tu, y no hablo de nada que tenga que ver con los ordenadores.
Un saludo.
Solo que no soporto gente que intenta en negar cosas que ha dicho. Como evidentemente he demostrado de sergiman, citandolo textuamente aun n o acepta que ha dicho cosas que EVIDENTEMENTE ha escrito.
-
Cdbular hace poco tuvo un roce contigo y abandone la discursion porque no aceptabas ni los propios hechos que otro miembro del foro y yo te presentamos. No veo que esta actitud te lleve a ningun lado.
No lo recuerdo, pero seguramente eran hechos sin ningiun tipo de SOPORTE. Si hubieras tenido algun tipo de soporte indiscutible para lo que decias simplemente te hubiera dado la razon, pero por lo que veo no fue asi.
-
Eso mismo te digo yo, es inutil discutir contigo.
Deberias mirar en mas sitios, existen mas cosas aparte de arstechnica. Ademas estamos en algo de acuerdo, a mi tambien me parece que tienes muy poca idea de lo que escribes. Dices cosas que son ciertas, pero enotras tergiversas las cosas para llevar la razon siempre.
Deberias hacer caso a unos comentarios que te dieron en otra rama, se puede hablar y discutir sin faltar a los demas. De todos los foreros eres sin lugar a dudas el que mas faltas el respeto a los demas y creo que en la vida uno de los valores mas importantes de las personas es la humildad; cosa que veo que no eres por la manera de contestar a los demas.
Yo no falto e respeto a nadie, son lo propios foreros que se faltan al repeto a si mismos discutiendo cosas indiscutibles. Y sobretodo esgrimiendo argumentos SIN SOPORTE. ademas te recuerdo que tu empezaste insinuandome que no sabia leer…cuando yo simple y amablemente hacia algunas anotaciones a algunos planteamientos erroneos que habias hecho, eso es todo.
-
La verdad es que este post es muy interesante, como bien han dicho, hacia mucho tiempo que no habia una discusion tan buena, con muchos datos tecnicos y aportaciones de gente que sabe un monton.
Creo que Espineteentrebolas, Sergiman y cdbular han aportado grandes datos que…sinceramente, yo no tenia casi ni la mas remota idea, solo unas ligeras ideas.Dejemos de discotir, una vez mas sobre los K7 y los P4, que siempre acabamos igual, jolin. Haber, de lo que se intenta hablar en este post es sobre los Conroe, no??Pues a seguir hablando de el, vale?
cdbular , haber, que impresion tienes sobre el nuevo micro de Intel? Ves en Intel una cierta preocupacion por hacer un micro mas fiable, avanzado y potente que su rival, AMD?Saludos!!
-
Con lo que estaba aprendiendo con este post…
PD: Ya que estamos; tambien he de decir que el problema no esta en el fondo, sino en la formas. Todavia recuerdo un post que abri hace ya algun tiempo, no tan interesante como este, pero entretenido al fin y al cabo… […]
Toda la actualidad en la portada de Hardlimit
Mis cacharros -
Bueno dejando de lado las discusiones y volviendo al tema, en arstechnica hay un articulo bastante completo del conroe , explican de forma mas detalladas las mejoras del mismo con respecto a P6 y sus variantes (aka Pentium M)
http://arstechnica.com/articles/paedia/cpu/core.ars/1
El articulo explica de forma muy didactica en que consiste la Desambiguacion de memoria, el mejoramiento del front end y de la fusion de instrucciones. ademas describe mas detalladamente las unidades de ejecucion del conroe y como se diferencian con P6. Aclara bastantes cosas sobre el conroe este articulo. -
¡Esta publicación está eliminada! -
Haber como la mayoria de gente no os esta entendiendo (yo el primero) pongo unos enlaces explicativo para aclarar dudas:
**
RISC - Wikipedia, la enciclopedia libreCISC - Wikipedia, la enciclopedia libre
Ars Technica: RISC vs. CISC: the Post-RISC Era - Page 1 - (10/1999)
¿Es esto cierto lo siguiente o cada uno entiende las cosas de una manera y nos estamos haciendo la picha un lio?:
**< Hardware12v > AMD Athlon 64
Esto es, el Pentium 4 y la familia K7 y K8 siguen arquitecturas distintas. En el Pentium 4 se sigue una arquitectura RISC (Reduced Instruction Set Computer), mientras que en AMD han tomado una arquitectura CISC (Complex Instruction Set Computer). No obstante, recalquemos que todos los núcleos de los microprocesadores actuales (incluido también el Athlon 64) son RISC, siendo el repertorio de instrucciones CISC (Athlon & Athlon 64) o RISC (Intel Pentium 4).
Haber si aclaramos de una vez lo de CISC y lo de RISC que parece que solo hay ganas de discutir sin eplicar las cosas.****
-
cdbular , haber, que impresion tienes sobre el nuevo micro de Intel? Ves en Intel una cierta preocupacion por hacer un micro mas fiable, avanzado y potente que su rival, AMD?
Saludos!!
Claro que tiene preocupacion por hacer un mejor micro, ya la gente no esta creyendo en toda esa maquinaria de marketing creada por intel con sus MHZ. Lo que es risible es que ahora vamos a tener micros de intel desktop con menor velocidad de reloj y con moas rendimiento, Vaya usuarios mas confundidos ahora, No eran mas MHz mejor?? se preguntara el usuario promedio.
La impresion que tengo es buena, pues es una actualizacion y adapatacion total de P6 a los requerimientos actuales, tanto que unos se atreven a llamarlo P8. Lo que yo digo es que el P8 no es que sea Taaan avanzado al K8, pues si vemos es escencialmente P6 y K8 es escencialmente K7 (K7 si que era bastante avanzado para su epoca). Es probable que K8 con algunas mejoras similares a las de conroe pueda ser competitivo, ademas recuerda que K8 tiene caracteristicas mas avanzadas que aun P8 no posee, como lo son HTT y Controlador integrado de memoria, caracteristicas en las que intel debera trabajar en el futuro y desarrollar esquemas similares. Pero bueno veremos que pasa, el tiempo lo dira todo. -
Haber como la mayoria de gente no os esta entendiendo (yo el primero) pongo unos enlaces explicativo para aclarar dudas:
**
RISC - Wikipedia, la enciclopedia libreCISC - Wikipedia, la enciclopedia libre
Ars Technica: RISC vs. CISC: the Post-RISC Era - Page 1 - (10/1999)
¿Es esto cierto lo siguiente o cada uno entiende las cosas de una manera y nos estamos haciendo la picha un lio?:
**< Hardware12v > AMD Athlon 64
Haber si aclaramos de una vez lo de CISC y lo de RISC que parece que solo hay ganas de discutir sin eplicar las cosas.
Buena idea espintenbolas, yo puse links pero no eran tan puntuales, gracias por el aporte.
Es sobretodo bastante interesante el leer el articulo de "post RISC era", alli entenderan porque hice los comentarios iniciales sobre CISC y RISC a sergiman.Es especialmente interesante la conclusion
http://arstechnica.com/cpu/4q99/risc-cisc/rvc-6.html
La parte de "guilty parties" sobretodo esta parte:
"A comparison of the G4 and the Athlon would be most appropriate here, because both chips contain many of the same post-RISC features. The P6 and the Athlon are particularly interesting post-RISC processors, and they deserve to be treated in more detail. (This, however, is not the place to take an in-depth look at a modern CPU. I've written a technical article on the Athlon that should serve to illustrate many of the points I've made here. I hope to start work soon on an in-depth look at the G4, comparing it throughout to the Athlon and P6.) Both the Athlon and the P6 run the CISC x86 ISA in what amounts to hardware emulation, but they translate the x86 instructions into smaller, RISC-like operations that fed into a fully post-RISC core. Their cores have a number of RISC features (LOAD/STORE memory access, pipelined execution, reduced instructions, expanded register count via register renaming), to which are added all of the post-RISC features we've discussed. The Athlon muddies the waters even further in that it uses both direct execution and a microcode engine for instruction decoding. A crucial difference between the Athlon (and P6) and the G4 is that, as already noted, the Athlon must translate x86 instructions into smaller RISC ops."
No se menciona a netburst porque no existia cuando se hizo este excelente articulo, pero al ser netburst un "slicing" de P6 en muchas etapas ("The Pentium 4's designers took the P6's 12-stage pipeline and sliced it up into finer increments. parrafo 10 )". Netburst caeria al igual que P6 y K7/K8 en la categoria post RISC, porque todos descomponen instruciones complejas X86 en instrucciones de tipo RISC para ser ejecutadas. Si el P4 se basa en RISC, pero resulta que K7/K8, P6 y por lo tanto P8 TAMBIEN se basan en RISC DE FORMA SIMILAR COMO LO HACE NETBURST (AKA P4).
Pero bueno ahora que todos sabemos que poseemos un procesador Post RISC,veamos cuales son las caracteristicas de una CPU de este tipo.
-Una CPU post RISC combina elementos de ambos mundos: RISC y CISC. Un front end CISC: Instrucciones complejas y de longitud y duracion de ejecucion variable, por lo tanto un decodificador de microcodigo y hardware necesario para descomponer esas instrucciones complejas en instrucciones RISC sencillas.
-Un nucleo de ejecucion escencialmente RISC que ejecuta instrucciones mas sencillas de logitud y duracion fija, generalmente llamadas microoperaciones.
Otras caracteristicas de las CPUs post RISC actuales.
-Ejecucion superescalar
-Prediccion de saltos (Branch prediction)
-Instrucciones adicionales
-Unidades FPU y SIMD on chip.
-Ejecucion fuera de orden (OOOE)**** -
Ya disponemos de primeras pruebas de Yonah vs. Merom; según parece la arquitectura de Merom aunque se basa en la de Yonah esta bastante mejorada:
http://www.tecnycenter.com/noticia160.html -
Olé si señor; post asi se tendira que premiar. Pues la verdad es que se me queda un poco grade el post pero tranquilos enseguida me pongo las pilas para tener los conocimientos y volverme a leer y ENTENDER todo desde el prncipio.
Muchas gracias Espinete por lo enlaces
-
Ya disponemos de primeras pruebas de Yonah vs. Merom; según parece la arquitectura de Merom aunque se basa en la de Yonah esta bastante mejorada:
http://www.tecnycenter.com/noticia160.htmlBueno, esos resultados (algo más extensos) ya los puse yo (el link) a la página de xtremesystems hace un par de dias (post num.17 de esta rama), aunque pasó desapercibido.
